El auge generalizado en el uso de chips de IA beneficia a muchas empresas que a menudo no son el centro de atención. La mayoría de los observadores a menudo atribuyen al diseñador de GPU NVIDIA Corporation el mérito de liderar la carga de la IA, pero la realidad es que existe una compleja red de empresas que se extiende desde Asia hasta Estados Unidos y que desempeñan un papel importante en toda esta cadena de suministro.
La ONU estima que el mercado de la IA está Esperado para alcanzar los 4,8 billones de dólares en 2033, es importante entender qué empresas impulsan la cadena de suministro de la IA. Estos van desde fabricantes de obleas con sede en Corea del Sur y Alemania hasta proveedores de software de diseño en los EE. UU., empresas químicas asiáticas y fabricantes de semiconductores en Taiwán.
El comienzo de un chip de IA: dentro del software y el hardware de las empresas de automatización de diseño electrónico (EDA)
Antes de que los diseñadores de chips de IA como NVIDIA puedan enviar sus diseños a los fabricantes de semiconductores, deben crearlos. Contrariamente a la creencia popular de que la cadena de suministro mundial de semiconductores se concentra en Asia, la mayoría de las empresas de EDA están en Estados Unidos. En consecuencia, el viaje de un chip de IA comienza con productos fabricados por una empresa estadounidense o europea.
Las empresas de EDA contribuyen al diseño de chips al inicio de la cadena de suministro y a la verificación del rendimiento posterior a la fabricación. En consecuencia, sus productos son esenciales para garantizar que los chips de IA cumplan con los requisitos de rendimiento de alta gama.
Al principio, o en el extremo anterior, los proveedores de EDA como Cadence Design Systems, Synopsys, Ansys y Siemens proporcionan las herramientas para diseñar un chip y el proceso de fabricación utilizado por los fabricantes.
Las herramientas de simulación EDA permiten a los diseñadores de chips predecir el rendimiento de sus productos durante el proceso de diseño y ajustar sus diseños antes de la costosa etapa de fabricación. Al igual que la industria de fabricación y diseño de chips en general, la industria EDA está dominada por un puñado de actores. El 70% del mercado es controlado por tres compañías, Cadence, Synopsys y Siemens.
Cadence, una empresa que obtuvo 4.600 millones de dólares en ingresos en su último año fiscal, ofrece productos para el diseño de circuitos integrados (IC), verificación de IC, diseño de placas de circuito impreso (PCB), verificación de diseño, análisis térmico y otras áreas de diseño y desarrollo de semiconductores. Es algo más grande que Synopsys, que obtuvo 3.200 millones de dólares en ingresos.
Sin embargo, ambos ("Dependemos de un solo proveedor o de un número limitado de proveedores para ciertos componentes de hardware", para Cadence y "Mayor dependencia de un único proveedor para ciertos componentes de hardware", para Synopsys) dependen de un único proveedor para los componentes clave, lo que pone a toda la cadena de suministro de semiconductores en riesgo de interrupción en caso de que algunas empresas no cumplan con los requisitos.
Los sistemas Genus de Cadence, Fusion de Synopsys y Oasys de Siemens trabajan en la fase de nivel de transferencia de registro (RTL) del diseño de semiconductores, donde los diseñadores utilizan un lenguaje de programación de bajo nivel para mapear el flujo de datos dentro de un chip. Esto les permite mapear el flujo de datos y simular el rendimiento de un chip durante la fase de diseño para corregir anomalías.
Sin embargo, los diseños de chips actuales, que involucran miles de millones de transistores (el último chip M4 de Apple Funciones 28 mil millones de transistores) significa que estos transistores operan en grupos en diferentes dominios con diferentes frecuencias y voltajes. La comunicación entre estos dominios, denominada cruce de dominios de reloj (CDC), puede introducir errores.
Si bien los errores CDC se producen en todos los dominios dentro de ellos, también pueden surgir errores de restablecimiento de cruce de dominios (RDC) en el mismo dominio. Los errores RDC se producen cuando los elementos de un chip funcionan en perfiles de restablecimiento asíncronos en los que cambian a un estado predeterminado en no conformidad entre sí. Para sortear estos errores, la aplicación Conformal Litmus y Jasper CDC de Cadence permite a los ingenieros verificar CDC y RDC y rectificar errores. Synopsys ofrece VC SpyGlass, mientras que Siemens ofrece las plataformas de verificación Questa RDC y análisis CDC.
RTL y CDC se encuentran en las primeras etapas del diseño de chips de IA, y la precisión del mapeo de RTL al mapa de circuito final (netlist) es un objetivo de diseño clave. El Comprobador de Equivalencia Conformal (EC) de Cadence, el Validador de IC de Synopsys y la Verificación de Circuitos de Calibre de Siemens permiten a los diseñadores verificar que la lista de redes es una representación precisa de RTL, un proceso llamado verificación de diseño versus esquema (LVS). Estas herramientas también se utilizan a menudo para verificar la compatibilidad del diseño con el proceso de fabricación. Las empresas EDA también proporcionan Sistemas de emulación y prototipado para diseñadores para permitirles garantizar que sus diseños cumplan con los requisitos del mercado.
Estos dos errores, junto con la comprobación del LVS, forman el inicio de la cadena de suministro de chips de IA. En la etapa final del diseño hay un paquete IC que protege el chip y permite conectarlo a una placa de circuito impreso (PCB). Dentro de un paquete, a menudo se integran varios chiplets diseñados para realizar funciones específicas (como el procesamiento lógico o el almacenamiento de memoria). Las plataformas Integrity 3D-IC de Cadence, Die-to-Die IP de Synopsys e Innovator3D IC y Xpedition Package Designer de Siemens, así como la plataforma de diseño de paquetes avanzados Allegro X, ayudan a los diseñadores de chips de IA en esta etapa final.
Por último, el requisito de los diseñadores de chips de acomodar miles de millones de transistores en un solo chip significa que los fabricantes deben diseñar procesos de fabricación capaces de hacerlo. Este bit es relevante para la fabricación de chips de IA y se relaciona con las empresas que se analizan a continuación. La fabricación moderna de chips caracteriza los procesos de fabricación avanzados como de menos de 7 nanómetros, incluidas tecnologías como 5 nm, 3 nm y La vanguardia de 2 nm.
Estas tecnologías de fabricación requieren máquinas ultravioleta extrema (EUV) avanzadas para reducir el tamaño del circuito y acomodar grandes cantidades de transistores. Los tamaños de circuito más pequeños, facilitados por avances como la tecnología de silicio en aislante completamente agotado (FD-SOI), reducen la fuga de corriente y aumentan las velocidades a bajos voltajes. Sin embargo, introducen problemas que requieren una mayor precisión y Operaciones complejas, como la creación de múltiples patrones.
Para ayudar a los fabricantes de chips a superar estas limitaciones, las empresas de EDA trabajan con empresas como TSMC para certificar herramientas de diseño que diseñarán productos fabricados finalmente por los últimos procesos de fabricación.
Un chip de IA cobra vida después de que discos de arena refinada se recubren con productos químicos y se bombardean con transistores ligeros para imprimir
Con el diseño de nuestro chip de IA ya completo, la siguiente fase es quizás la más crucial y la más arriesgada. La Taiwan Semiconductor Manufacturing Company (TSMC) de Taiwán es responsable de casi toda la fabricación de chips de IA avanzada del mundo. Las GPU Blackwell AI de NVIDIA, que son los chips de IA más avanzados del mundo, son fabricado en una variante personalizada del nodo N4 de TSMC. Prácticamente toda la producción de N4 se realiza en Taiwán, con las instalaciones de TSMC en Arizona Se espera que pronto aumente la producción de N4.
La fabricación de un chip de IA requiere primero que TSMC adquiera obleas de silicio. Si bien la cadena de suministro de chips de IA se enfrenta a un segundo riesgo y un cuello de botella debido al dominio de TSMC, la adquisición de obleas no se enfrenta a riesgos similares. Los proveedores clave de la industria son FST, GlobalWafers, Shin-Etsu Handotai, Siltronic AG, SK siltron y SUMCO, y juntos representan la mayoría de los suministros de obleas del mundo.
Para fabricar chips de IA, lo más probable es que TSMC dependa de obleas de 12 pulgadas o 300 mm, ya que su producción de N4 se produce en Fab 18, ubicada en Tainan, Taiwán. Es probable que las obleas epitaxiales, o aquellas con una sola capa de silicio cristalino sobre un sustrato de silicio, se utilicen para fabricar chips de IA. La cadena de suministro de obleas es diversa, y los mayores proveedores mencionados anteriormente tienen su sede en Alemania, Corea del Sur y Japón. GlobalWafers tiene una planta de fabricación de obleas epitaxiales en la ciudad natal de TSMC, Hsinchu, Taiwán.
Sin embargo, aunque los proveedores de obleas son abundantes, el equipo avanzado utilizado en la primera y más crucial etapa de fabricación de chips de IA en una oblea de silicio solo es suministrado por una empresa, ASML. Esta parte del proceso de fabricación se denomina litografía, y consiste en imprimir la oblea cubierta con fotorresistencia con diseños de chips transferidos a una máscara después del diseño a través de EDA.
La fabricación de semiconductores es uno de los procesos más complejos del mundo. A grandes rasgos, puede reducirse a siete pasos para analizar el papel de la cadena de suministro de productos químicos y materiales. Antes de que una empresa de fabricación pueda transferir un diseño a una oblea, primero se transfiere a una fotomáscara en un proceso llamado cinta-out. En este frente, TSMC es independiente de los proveedores, ya que afirma ser el El más grande del mundo Fabricante de fotomascarillas.
Si bien la fabricación de máscaras es un proceso relativamente simple en comparación con la complejidad de la fabricación de chips, el producto final, que es necesario para transferir el diseño del circuito a la fotorresistencia y, finalmente, a la oblea, es crucial.
Igualmente importante es la fotorresistencia, que realiza el trabajo pesado en el proceso de transferencia del diseño. En este frente, TSMC depende de proveedores externos. Ya ha sufrido una vez un fotorresistente defectuoso cuando, en 2019, la empresa tomó una Golpe de 550 millones de dólares debido a la fotorresistencia contaminada.
Shin-Etsu Chemical y Sumitomo Chemical son los probables proveedores actuales de fotorresistencia (un material recubierto en la oblea para transferir el patrón de la fotomascarilla) de la empresa, según un análisis cruzado de sus informes anuales históricos y recientes.
Tokyo Ohka Kogyo (T.O.K) y JSR son otras dos empresas japonesas que forman parte de la cadena de suministro de fotorresistencia. La pareja es crucial para procesos de fabricación de vanguardia que dependen de EUV, ya que los fotorresistentes EUV tienen que lidiar con menos fotones y menos absorción en comparación con la fabricación tradicional DUV (ultravioleta profundo).
No se puede exagerar la importancia de los fotorresistentes en la cadena de suministro de semiconductores. Al fin y al cabo, la primera etapa del proceso de fabricación utiliza la litografía para transferir el diseño del chip de la fotomáscara a la fotorresistencia, lo que significa que la fotorresistencia adecuada es indispensable para una fabricación perfecta del chip.
Si bien ASML domina los equipos de litografía, el recubrimiento fotorresistente y los equipos de revelado es uno de los mercados más calientes en la cadena de suministro de semiconductores que parece estar evolucionando en este momento.
Las aplicaciones tradicionales de fotorresistencia se basan en hacer girar obleas en un líquido para depositar una fotorresistencia líquida. El proceso incluye la preparación de la superficie de la oblea, el recubrimiento fotorresistente húmedo, el horneado suave, la alineación y exposición de la fotomáscara (a la luz UV o EUV para la transferencia del diseño desde la fotomáscara), el horneado posterior a la exposición para endurecer la fotorresistencia en la oblea, la eliminación del exceso de fotorresistencia y el horneado duro.
Los problemas generados por la fabricación de EUV han llevado a Lam Research Promover su tecnología fotorresistente en seco Aether como una opción superior a las tecnologías actuales que ofrecen sus rivales japoneses. Lam sostiene que su tecnología se basa en la deposición de vapor para depositar un fotorresistente metálico en la oblea.
Si bien la manipulación y aplicación de fotorresistencia involucra productos químicos, está lejos de ser la única parte de la fabricación de un chip de IA que depende de ellos. Pero antes de llegar a ellas, hay otras dos cadenas de suministro críticas que merecen una mención. Después de la aplicación de la fotorresistencia en la oblea, la fotomáscara se coloca en el escáner (o máquina de litografía fabricada por ASML) y se expone a la luz para transferir el diseño del chip AI en la fotorresistencia.
Dado que los circuitos integrados se fabrican a nanoescala, incluso las impurezas más mínimas pueden distorsionar un diseño. Se utiliza una película para proteger la superficie de la fotomáscara de las impurezas colocándola encima de ella. Como resultado, las impurezas se acumulan en la película y sus formas no se transfieren a la fotorresistencia y, posteriormente, a la oblea.
La cadena de suministro de película, junto con la cadena de suministro fotorresistente, también se ha visto sacudida por EUV. Las películas EUV tienen que ser tolerantes a la temperatura y no absorber la luz, entre otras características. Como resultado, una vez que las máquinas EUV entraron en el mercado, los fabricantes de películas no pudieron satisfacer las necesidades del mercado. En su simposio tecnológico online de 2021, TSMC confirmó su uso de películas EUV internas y señaló que su objetivo era duplicar su capacidad de películas EUV para finales de año.
Las siguientes fases de la fabricación de semiconductores, a saber, el grabado, la deposición, el pulido mecánico químico (CMP), la metalización y la implantación de iones, dependen en gran medida de las cadenas de suministro de productos químicos y gases.
Comenzando con el grabado, esta fase en la fabricación de semiconductores implica eliminar el exceso de material de la oblea después de que la fotomáscara se usa para imprimir el diseño en la oblea con la ayuda de la fotoprotectora. El grabado elimina el material de oblea no deseado y la fotorresistencia se elimina durante el grabado o mediante el decapado.
La fabricación moderna de chips se basa en el grabado por plasma, donde la oblea con la fotomáscara se coloca en una cámara de vacío. En esta cámara se utilizan diferentes gases, como el argón, el oxígeno y el flúor. Se prefieren los compuestos de gases nobles, ya que es probable que generen radicales libres que bombardeen el sustrato y reaccionen con él para eliminar materiales innecesarios y crear patrones de circuitos.
El argón también se puede utilizar como gas independiente en combinación con compuestos de gases nobles para una mayor eficiencia, mientras que a menudo se confía en el helio para enfriar la oblea durante el proceso de grabado. Gases como el tetrafluoruro de carbono, el cloro y el hexafluoruro de azufre se utilizan para detectar las emisiones de luz durante el proceso y decidir cuándo dejar de grabar.
Para algunos casos de fabricación de FinFET, se utiliza bromuro de hidrógeno, mientras que el oxígeno también desempeña un papel en la eliminación de la fotorresistencia (o fotomáscara) después del grabado. Estos solo arañan la superficie de la miríada de gases utilizados en toda la fabricación, siendo otros el cloruro de hidrógeno, el óxido nitroso, el amoníaco y el dióxido de carbono, entre otros.
Junto con el aguafuerte, la deposición, planarización mecánica química (CMP) y la metalización son otros procesos clave para la fabricación de un chip de IA. Sin deposición, no habría grabado, ya que la deposición coloca material en la oblea para el diseño de patrones de circuitos de chips de IA. Al igual que el grabado se basa en el plasma para disolver regiones del sustrato, la deposición puede depender de él para depositar material. Para la fabricación avanzada, se utiliza la deposición química de vapor y sus variantes, como la deposición de capas atómicas (ALD) y la deposición de capas moleculares.
Las materias primas para estos procesos incluyen compuestos orgánicos como alcanos, óxidos metálicos inorgánicos de metales como el aluminio y el zinc, compuestos de silicio, compuestos de carbono y dieléctricos de alto k como el óxido de hafnio. La implantación de iones es similar a la deposición, excepto que su objetivo es introducir conductividad en el sustrato, y CMP implica la limpieza regular de la oblea durante la fabricación para asegurar una superficie plana para una fabricación óptima.
El CMP es importante cuando se habla de la cadena de suministro de chips de IA, ya que sus proveedores de materias primas incluyen fabricantes de lodos, almohadillas y discos. Por otro lado, la deposición, el grabado y la metalización dependen de proveedores de productos químicos, gas y metales.
En consecuencia, la cadena de suministro de productos químicos y gas es quizás la columna vertebral de la cadena de suministro de chips de IA. Entre los principales actores que podrían abastecer a TSMC se encuentran DuPont, Fujifilm, Merck, Air Liquide, Central Glass, Entegris, Nippon Sanso, BASF, Air Products y Kanto-PPC, Inc.
A diferencia de áreas clave como la fotomáscara EUV y la maquinaria de litografía, la cadena de suministro de gas y productos químicos para la fabricación de chips de IA está bastante diversificada. Dentro de esta lista, DuPont tiene una de las carteras más amplias, que abarca productos químicos y materiales litográficos. Sus productos incluyen productos químicos utilizados en la deposición de capas atómicas, almohadillas y lodos para CMP, removedores de residuos de grabado y limpiadores de CMP.
Fujifilm también proporciona limpiadores y lodos CMP junto con grabadores de fluoruro de amonio y fluoruro de hidrógeno. Los productos SELECTIPUR de BASF cubren productos de grabado metálicos y no metálicos, mientras que los productos FOTOPUR cubren la limpieza posterior al grabado. Informes recientes también han indicado que: TSMC confía en los discos de diamante para el proceso CMP.
Al igual que DuPont, Merck también cuenta con una cartera diversificada de productos utilizados en todo el proceso de fabricación y fabricación de chips de IA. Estos incluyen gases de flúor utilizados en patrones, materiales de deposición, lodos de pulido de obleas, gases de fluoruro para grabado y precursores de ALD de material con alto contenido de k. La japonesa Kanto-PPC también ofrece grabadores, limpiadores de grabado, limpiadores CMP y lodos CMP.
La japonesa Nippon Sanso y la francesa Air Liquide se encuentran entre los mayores proveedores de gas industrial del mundo. Los gases de Air Liquide cubren el grabado y el ALD, mientras que la cartera de productos de Nippon Sanso cubre todos los pasos del proceso de fabricación, desde la litografía hasta el grabado, la deposición y el dopaje. Las obleas de silicio se prueban para detectar defectos a través de equipos proporcionados por empresas como Teradyne,
El chip está hecho (¿o la suerte está echada?), pero el viaje está lejos de terminar - Entra en CoWoS
Con la fabricación completa del extremo frontal de la línea (FEOL) y las interconexiones agregadas a través del extremo posterior de la línea (BEOL) seguidas de la pasivación, nuestra oblea está lista para ser cortada en chips de IA avanzados. Sin embargo, estos chips no se pueden utilizar en un centro de datos para la computación de IA.
Para que sean utilizables, deben empaquetarse en una forma viable para su integración final en una placa de circuito impreso. Este proceso se denomina empaquetado y, en el caso de NVIDIA, inicialmente surgió como un importante cuello de botella en la cadena de suministro de chips de IA. El chip empaquetado (o matriz) se denomina circuito integrado (IC), y TSMC es el principal socio de empaquetado de NVIDIA.
En comparación con el tedioso proceso de fabricación de un troquel de chip, el empaquetado es un asunto relativamente sencillo. Un paquete típico de chip en oblea en sustrato (CoWoS) se puede dividir en una docena de partes. En la parte superior del paquete se encuentra el material protector que protege la matriz del chip AI y la memoria de alto ancho de banda (HBM) debajo de la tapa, que sella el paquete desde la parte superior. Los principales proveedores de memoria NVIDIA HBM incluyen SK hynix y Micra.
Dentro de la región que cubre el chip AI y el HBM, se aplica un compuesto de moldeo líquido (LMC) y una película no conductora (NCF) para garantizar que mantengan su posición dentro del paquete y no pierdan corriente a su entorno. Debajo del HBM hay un material de relleno seguido de una capa de redistribución (RDL) en algunas variantes. Debajo del RDL hay más relleno, seguido de una interposición de silicio y C4 protuberancias parte de los circuitos para conectar el SoC y el HBM al sustrato en la parte inferior del paquete.
La cadena de suministro de estos materiales es bastante diversa e incluye varias empresas que hemos mencionado anteriormente. Por ejemplo, Dow y DuPont proporcionan el material aislante en la parte superior del paquete. A ellos se suman el indio, el 3M y el Henkel AG & Co. KGaA. Henkel y la japonesa Resonac Holdings Corporation también suministran NCF, LMC y Materiales de relleno. Dentro de la cadena de suministro de embalajes, la de LMC y RDL es la más diversificada. Junto con Resonac y Henkel, las japonesas Sumitomo Bakelite Co., Ltd., Panasonic y Nagase & Co., Ltd. también son proveedores de LMC.
El siguiente paso es la cadena de suministro de RDL. El RDL es uno de los componentes más importantes de un paquete de semiconductores y es un Factor diferenciador clave entre diferentes técnicas de empaquetado de CoWoS. Para este artículo, nos centraremos en el proceso CoWoS-R, que incluye solo el RDL colocado encima de la oblea.
El material RDL, llamado poliimida fotosensible (PSPI) es suministrado por Fujifilm, Corporación Asahi Kasei, Corporación JSR, HD MicroSystems Ltd., Industrias Toray Inc.y TdC. El RDL intercala la oblea de silicio. Esta oblea es proporcionada por los proveedores de obleas mencionados anteriormente y, por lo general, es preparada por fabricantes de semiconductores como TSMC. La oblea también se denomina intercalador, y sus limitaciones de suministro fueron un Restricción temprana en la cadena de suministro de chips de IA. Informes recientes también plantean preocupaciones sobre la cadena de suministro de PSPI.
Después de la oblea de silicio y el RDL, los siguientes componentes de un paquete de chips CoWoS AI son microbolas en la tecnología de unión de chips flip de conexión de chip de colapso controlado (C4), máscaras de soldadura, la película de acumulación, el núcleo del sustrato, la fibra de vidrio intercalada entre los núcleos del sustrato y las bolas de soldadura en la parte inferior del paquete.
El chip, junto con el material RDL, se instala en el sustrato a través del proceso flip-chip. Este proceso involucra microbolas y el proceso de protuberancia C4. Tres proveedores clave de microbolas son: Corporación Nippon Micrometal, NIPPON STEEL Química y Material Co., Ltd. y Senju Industria Metalúrgica Co., Ltd. El proceso de bump C4 coloca el SoC, HBM y RDL en una máscara de soldadura normalmente proporcionada por Resonac, Corporación TAMURA y Taiyo Holdings Co., Ltd.
Debajo de la mascarilla se encuentra la parte final del paquete, el sustrato. El sustrato está hecho de un núcleo de sustrato de fibra de vidrio y una película de acumulación. Los informes sugieren que NVIDIA está tratando de cambiar hacia Sustratos de vidrio de última generación por sus chips de IA. Estos sustratos son particularmente notables por su Alta resistencia térmica.
El sustrato ABF (Ajinomoto Build-up Film) se usa comúnmente en el empaque de CoWoS. Los principales proveedores de ABF son: Resonac, Electro-Materiales de Doosan Corporation, Corporación de Materiales Mitsubishi y Panasonic. Un sustrato ABF se basa en una película de acumulación, y Ajinomoto Co., Inc. junto con Sekisui Chemical Co., Ltd. y WaferChem de Taiwán son actores clave en esta industria.
Sin embargo, cuando se trata de sustratos de chips de IA específicos de NVIDIA para empaquetamiento, La japonesa Ibiden Co., Ltd. se cree ampliamente que es el jugador dominante, mientras que NVIDIA también ha mencionado Corporación de Tecnología de Interconexión Kinsusy Corporación Tecnológica Unimicron como sus proveedores de sustratos. Para el proceso general de empaquetado, junto con TSMC, ASE Group, Amkor y Siliconware Precision Industries Company Ltd. también brindan servicios de empaque.
El tramo final: montaje, pruebas y envío
Una vez completado el paquete de chips de IA, la siguiente fase de la cadena de suministro de IA es la de las pruebas y el montaje. Un paquete de chips se prueba antes de conectarlo a una placa de circuito impreso (PCB). Después de ser instalados en una PCB, la última etapa es la fabricación del servidor, después de lo cual los chips se utilizan en la computación del centro de datos para aplicaciones de IA.
Los chips de IA se prueban después de que se fabrica la oblea de silicio y después de empaquetarla en un circuito integrado. Los proveedores de equipos de prueba desempeñan un papel crucial en esta cadena de suministro. Firmas como Rey Yuan ELECTRÓNICA CO., LTD Proporcionar servicios y equipos de prueba de obleas de proveedores de equipos de prueba. Entre estos proveedores se encuentra la japonesa Advantest Corporation, que es uno de los socios más cercanos de NVIDIA para las pruebas de chips. V93000 de Advantest es una de las máquinas de pruebas más avanzadas del mercado, y otro posible proveedor clave de NVIDIA en el mercado de pruebas es Chroma ATE Inc. de Taiwán. Los productos de Chroma ayudan a NVIDIA con las pruebas posteriores al empaquetado.
Estas pruebas se denominan pruebas de nivel de sistema (SLT) y simulan el rendimiento de un CI en el mundo real para detectar defectos con anticipación. Se cree que Chroma es el único proveedor de equipos SLT de NVIDIA, y sus últimos productos cuentan con velocidades de transferencia de datos de hasta 1 Gbps. Amkor Technology y Siliconware Precision Industries Co., Ltd. (SPIL) ofrecen servicios clave en las pruebas finales y las pruebas de quemado.
El tramo final de un chip de IA, ahora integrado en un paquete, es con fabricantes por contrato y proveedores de equipos de servidor como SuperMicro. La taiwanesa Hon Hai, también conocida como Foxconn, es un fabricante clave de servidores de NVIDIA. Junto con Foxconn, Wistron también fabrica servidores NVIDIA AI.